FPGA/CPLD能完成任何數字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用FPGA/CPLD來實現。

　　FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過傳統的原理圖輸入法，或是硬件描述語言自由的設計一個數字系統。通過軟件仿真，我們可以事先驗證設計的正確性。在PCB完成以后，還可以利用FPGA/CPLD的在線修改能力，隨時修改設計而不必改動硬件電路。

　　使用FPGA/CPLD來開發數字電路，可以大大縮短設計時間，減少PCB面積，提高系統的可靠性。

　　FPGA/CPLD還可以做數字IC設計的前端驗證，用這種方式可以很大程度上降低IC設計的成本。

　　FPGA/CPLD的這些優點使得FPGA/CPLD技術在90年代以后得到飛速的發展，同時也大大推動了EDA軟件和硬件描述語言（HDL）的進步。

　　FPGA/CPLD的區別是：

　　1）各個廠家叫法不盡相同：

　　PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基于乘積項（Product Term）結構。

　　FPGA (Field Programmable Gate Arry)是指現場可編程門陣列，最早由Xilinx公司發明。多為SRAM 工藝,基于查找表（Look Up Table）結構，要外掛配置用的EPROM。

　　Xilinx把SRAM工藝,要外掛配置用的EPROM的PLD叫FPGA,把Flash工藝（類似EEPROM工藝）,乘積項結構的PLD叫CPLD;

　　Altera把自己的PLD產品:MAX系列（EEPROM工藝）,FLEX/ACEX/APEX系列（SRAM工藝）都叫作CPLD,即復雜PLD(Complex PLD)。

　　由于FLEX/ACEX/APEX系列也是SRAM工藝,要外掛配置用的EPROM,用法和Xilinx的FPGA一樣，所以很多人把Altera的FELX/ACEX/APEX系列產品也叫做FPGA.

　　2）結構上的主要區別

　　邏輯塊的粒度不同

　　邏輯塊指PLD 芯片中按結構劃分的功能模塊,它有相對獨立的組合邏輯陣列,塊間靠互連系統聯系.FPGA 中的CLB 是邏輯塊,其特點是粒度小,輸入變量為4～8 ,輸出為1～2 ,因而只是一個邏輯單元,每塊芯片中有幾十到近千個這樣的單元. CPLD中邏輯塊粒度較大,通常有數十個輸入端和一、二十個輸出端,每塊芯片只分成幾塊. 有些集成度較低的(如ATV2500) 則干脆不分塊. 顯然,如此粗大的分塊結構使用時不如FPGA 靈活.

　　邏輯之間的互連結構不同

　　CPLD 的邏輯塊互連是集總式的,其特點是等延時,任意兩塊之間的延時是相等的,這種結構給設計者帶來很大方便; FPGA 的互連則是分布式的,其延時與系統的布局有關,

　　3）應用范圍也有所不同

　　邏輯系統通常可分兩大類型：

　　1、邏輯密集型: 如高速緩存控制、DRAM 控制和DMA 控制等,它們僅需要很少的數據處理能力,但邏輯關系一般都復雜

　　2、數據密集型: 數據密集型需要大量數據處理能力,其應用多見于通訊領域.

　　為了選擇合適的PLD 芯片,應從速度與性能、邏輯利用率、使用方便性、編程技術等方面進行考查。

　　速度與性能:

　　數據密集型系統,比如,通訊中對信號進行處理的二維卷積器. 在實現這一算法的邏輯系統中,每個單元所需要的輸入端較少,但需要很多這樣的邏輯單元. 這些要求與FPGA 的結構相吻合. 因為FPGA 的粒度小,其輸入到輸出的傳輸延遲時間很短,因而能獲得高的單元速度.而控制密集型系統通常是輸入密集型的,邏輯復雜,CLB 的輸入端往往不夠用,需把多個CLB 串行級聯使用,同時CLB 之間的連接有可能通過多級通用PI 或長線,導致速度急劇下降. 因而實際的傳輸延遲時間要大CPLD. 比如,實現一個DRAM 控制器,它由四個功能塊組成:刷新狀態機、刷新地址計數器、刷新定時器和地址選擇開關,需要的輸入端有幾十個,顯然用CPLD 更合適.

　　邏輯利用率:

　　邏輯利用率是指器件中資源被利用的程度. CPLD 邏輯寄存器少,FPGA 邏輯弱而寄存器多,這正好與控制密集型系統與數據密集型系統相對應. 比如, 規模同為6000PLD 門的is2pLSI1032 有192 個寄存器;而XC4005E 有616 個寄存器. 因此從邏輯利用率角度,對于組合電路較復雜的設計,宜采用顆粒較粗的CPLD ，觸發器較多的設計,宜采用用細顆粒的FPGA.

　　(3) 　使用方便性: 使用方便首先要考慮性能的可預測性,在這點上CPLD 優于FPGA. 對于CPLD ,通常只要輸入、輸出端口數,內部門和觸發器數目不超過芯片的資源并有一定裕量,總是可以實現的. 而FPGA ,則很難預測,因為完成設計所需的CLB 邏輯級數是無法事實確定的,只有靠多次試驗才能得到滿意的結果.

　　(4) 　編程技術: FPGA 編程信息存放在外部存儲器,要附加存儲器芯片,其保密性差,斷電后數據易丟失. CPLD 采用最佳的E2CMOS 技術。

　　盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:

　　①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發器豐富的結構,而ＣＰＬＤ更適合于觸發器有限而乘積項豐富的結構。

　　②ＣＰＬＤ的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結構決定了其延遲的不可預測性。

　　③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內部連線的布線來編程;ＦＰ ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。

　　④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更復雜的布線結構和邏輯實現。

　　⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術,無需外部存儲器芯片,使用簡單。而ＦＰＧＡ的編程信息需存放在外部存儲器上,使用方法復雜。

　　⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有較大的時間可預測性。這是由于ＦＰＧＡ是門級編程,并且ＣＬＢ之間采用分布式互聯,而ＣＰＬＤ是邏輯塊級編程,并且其邏輯塊之間的互聯是集總式的。

　　⑦在編程方式上,ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統編程兩類。ＦＰＧＡ大部分是基于ＳＲＡＭ編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入ＳＲＡＭ中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。

　　⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。

　　⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。